Η νοτιοκορεατική εταιρεία ημιαγωγών fabless Panmnesia προωθεί την ενσωμάτωση CXL και UAL/Ethernet. Έχει κυκλοφορήσει ένα τσιπ σύντηξης PCIe-CXL για την υποστήριξη μελλοντικής ενοποίησης CXL/UAL. Εν τω μεταξύ, η Meta αναπτύσσει παλαιού τύπου DRAM σε νέους διακομιστές μέσω CXL για να επεκτείνει τη χωρητικότητα της μνήμης και να ενισχύσει την ταχύτητα του συστήματος.
Η Panmnesia εστιάζει στην ανάπτυξη ελεγκτών και διακοπτών CXL. Το Compute Express Link (CXL) είναι μια επέκταση διαύλου PCIe εκτός πλαισίου, που βασίστηκε αρχικά στο PCIe 5.0 και τώρα είναι συμβατό με τα πρότυπα PCIe 6.0 και 7.0. Ο Διευθύνων Σύμβουλος της Panmnesia, Myoungsoo Jung, σημείωσε ότι η βιομηχανία πίστευε από καιρό ότι οι διακόπτες που συνδέονται με την CPU θα προκαλούσαν πολλαπλές προσβολές στη μνήμη. Συσκευές (MHD) μη πρακτικές και αναγκαστικής άμεσης ανάπτυξης MHD. Διευκρίνισε ότι τέτοια ζητήματα λανθάνοντος χρόνου προέρχονται από την πρώιμη ανωριμότητα του CXL και όχι από εγγενείς τυπικούς περιορισμούς και θα εξασθενίσουν με την ωρίμανση του οικοσυστήματος. Οι διακόπτες επόμενης γενιάς CXL της εταιρείας που τροφοδοτούνται με ελεγκτή παρέχουν κλιμακούμενη, χαμηλή καθυστέρηση και σταθερή απόδοση.
Η Panmnesia θα παρουσιάσει τον βελτιστοποιημένο CXL ελεγκτή επόμενης γενιάς και τον διακόπτη με δυνατότητα Port-Based Routing (PBR) στο ISCA 2026. Τα πρώτα σχέδια CXL επαναχρησιμοποιούσαν PCIe IP με ανεξάρτητους buffers στρώματος και ξεχωριστό έλεγχο χρονισμού, προκαλώντας βαρύ συγχρονισμό μεταξύ επιπέδων και επιπλέον καθυστέρηση.
Ο νέος ελεγκτής της Panmnesia υιοθετεί κοινόχρηστα buffer μεταξύ επιπέδων για την εξάλειψη των περισσότερων γενικών εξόδων, με περαιτέρω βελτιστοποιήσεις για συγκεκριμένα επίπεδα για χαμηλότερη καθυστέρηση. Το παραδοσιακό PCIe και το πρώιμο CXL βασίζονται στη δρομολόγηση βάσει ιεραρχίας (HBR) που περιορίζεται σε τοπολογίες δέντρων, ενώ το PBR δρομολογεί δεδομένα μέσω μοναδικών αναγνωριστικών θυρών συσκευών για να ενεργοποιήσει ευέλικτες αυθαίρετες τοπολογίες. Ο νέος διακόπτης υποστηρίζει και τις δύο λειτουργίες PBR και HBR.
Η συμβατική επέκταση μνήμης CXL χρησιμοποιεί CPU-direct MHDs με περιορισμένη επεκτασιμότητα. Ο υφασμάτινος διακόπτης της Panmnesia επιτρέπει την επέκταση μνήμης μεγάλης κλίμακας με συγκρίσιμο λανθάνοντα χρόνο και υψηλότερο εύρος ζώνης συστήματος, υποστηρίζοντας σταθερά έως και 64 συνδεδεμένους κόμβους σε δοκιμές.
Η Panmnesia κυκλοφόρησε τσιπ προ-κυκλοφορίας PCIe 6.4-CXL 3.2 διακόπτη σύντηξης. Η αναβαθμισμένη IP του ενσωματώνει χαρακτηριστικά CXL 4.0, προσφέροντας μια ολοκληρωμένη σύνθετη λύση PCIe 7.0-CXL 4.0. Η Panmnesia και η Meta θα παρουσιάσουν χαρτιά back-to-back στη Συνεδρία Industry ISCA 2026 στις 29 Ιουνίου. Η εργασία της Panmnesia συζητά έναν ελεγκτή CXL χαμηλής καθυστέρησης με αποδεδειγμένη χρήση πυριτίου και έναν διακόπτη PBR για υφάσματα με επίκεντρο τη μνήμη. Το έγγραφο της Meta παρουσιάζει το Vistara, τη λύση ανάπτυξης πλήρους στοίβας CXL για κέντρα δεδομένων υπερκλίμακας.
Αντιμετωπίζοντας τη στενή παροχή μνήμης, το αυξανόμενο κόστος και τις καθυστερημένες παραδόσεις, η ομάδα Vistara της Meta προτείνει την επαναχρησιμοποίηση των αποσυρθέντων DDR4 DIMM παράλληλα με τη μνήμη DDR5 τοπικής διακομιστή μέσω τυπικών διασυνδέσεων CXL. Αυτή η προσέγγιση επιτρέπει την επέκταση της μνήμης σχεδόν μηδενικού κόστους, υψηλότερη λειτουργική απόδοση και χαμηλότερες εκπομπές άνθρακα.
Η αργή υιοθέτηση του CXL στη βιομηχανία προκαλείται από το χαμηλό εύρος ζώνης, τον υψηλό λανθάνοντα χρόνο και την επιβάρυνση χρόνου εκτέλεσης της μνήμης CXL. Τα δεδομένα παραγωγής της Meta δείχνουν ότι η διευρυμένη μνήμη CXL προσφέρει 10× χαμηλότερο εύρος ζώνης και 60% υψηλότερο λανθάνοντα χρόνο από την τοπική μνήμη. Επιπλέον, οι περισσότερες εμπορικές λύσεις CXL ενσωματώνουν DRAM με ελεγκτές και στερούνται υποστήριξης DDR4, εμποδίζοντας την επαναχρησιμοποίηση της παλαιού τύπου μνήμης.
Το Meta επιλύει αυτά τα σημεία πόνου μέσω της συν-σχεδίασης υλικού-λογισμικού. Ανέπτυξε το προσαρμοσμένο Vistara CXL ASIC βελτιστοποιημένο για επαναχρησιμοποίηση DRAM, απόδοση ισχύος και χαμηλή καθυστέρηση. Από την πλευρά του λογισμικού, μια βελτιωμένη λύση Διαφανούς Τοποθέτησης Σελίδας (TPP) προσαρμόζει δυναμικά τις αναλογίες τοπικής/εκτεταμένης μνήμης και αυτοματοποιεί τις ρυθμίσεις παραμέτρων για συγκεκριμένο φόρτο εργασίας, απενεργοποιώντας τη μνήμη CXL για φόρτους εργασίας ευαίσθητους σε καθυστέρηση.
Το έγγραφο επικυρώνει πλήρως την πρακτική αξία του CXL και τα σημαντικά κέρδη απόδοσης σε διάφορους φόρτους εργασίας. Η λύση της Meta μειώνει την ανάπτυξη του διακομιστή συμπερασμάτων ML κατά 25% και μειώνει τον μέσο λανθάνοντα χρόνο της κατανεμημένης προσωρινής μνήμης κατά 29%.
Το ISCA 2026 διαρκεί από τις 27 Ιουνίου έως την 1η Ιουλίου στο Raleigh των ΗΠΑ. Οι συνεργάτες της Panmnesia μπορούν να έχουν πρόσβαση σε τσιπ προέκδοσης PCIe 6.4-CXL 3.2, πιλοτικά συστήματα και σύνθετη IP PCIe 7.0-CXL 4.0.
Υποσημείωση: Το CXL εναλλάσσει τις GPU, τη μνήμη και άλλες συσκευές συστήματος. Το PBR υποστηρίζει ευέλικτες αυθαίρετες τοπολογίες δικτύου, υπερτερώντας της άκαμπτης δομής δέντρων του HBR και βελτιώνοντας την αρχιτεκτονική ευελιξία. Το Ultra Accelerator Link (UAL), ένας ανταγωνιστής του NVIDIA NVLink, επιτρέπει τη διασύνδεση επιταχυντή AI υψηλής ταχύτητας μεταξύ προμηθευτών. Η συμμαχία της περιλαμβάνει τις AMD, AWS, Google, Microsoft, Meta, Panmnesia και άλλους βασικούς παράγοντες του κλάδου.
Beijing Qianxing Jietong Technology Co., Ltd.
Sandy Yang/Διευθυντής Παγκόσμιας Στρατηγικής
WhatsApp / WeChat: +86 13426366826
Email: yangyd@qianxingdata.com
Ιστοσελίδα: www.qianxingdata.com/www.storagesserver.com
Επιχειρηματική εστίαση:
Διανομή προϊόντων ΤΠΕ/Ενοποίηση συστήματος & Υπηρεσίες/Λύσεις υποδομής
Με 20+ χρόνια εμπειρίας διανομής πληροφορικής, συνεργαζόμαστε με κορυφαίες παγκόσμιες μάρκες για την παροχή αξιόπιστων προϊόντων και επαγγελματικών υπηρεσιών.
«Χρησιμοποιώντας την τεχνολογία για τη δημιουργία ενός ευφυούς κόσμου» Ο αξιόπιστος πάροχος υπηρεσιών προϊόντων ΤΠΕ!
Το μήνυμά σας πρέπει να αποτελείται από 20-3.000 χαρακτήρες!
Greek
